Au cours des prochaines décennies, les fabricants de puces ne pourront pas fabriquer des puces en silicium plus rapides en intégrant des transistors plus petits sur une même puce, car les transistors en silicium sont trop petits. Ils se cassent facilement et sont par ailleurs très coûteux.
Il existe de nombreux défis à surmonter si l'on veut que les matériaux étudiés par les chercheurs dépassent le silicium. Désormais, des chercheurs de l'Université de Californie à Berkeley ont trouvé un moyen de franchir cette barrière : ils ont mis au point une méthode fiable pour fabriquer des transistors nanométriques rapides et à faible consommation d'énergie en utilisant un matériau semi-conducteur composé. Leur méthode est plus simple et certainement moins coûteuse que la méthode actuelle.
Par rapport au silicium, les semi-conducteurs composites présentent de meilleures propriétés électriques, ce qui signifie que les transistors fabriqués à partir de ces matériaux consomment moins d'énergie et sont plus rapides. Ces matériaux, déjà utilisés dans des applications spécialisées coûteuses, comme l'équipement de communication militaire, contribueront à perfectionner des alternatives plus prometteuses au silicium, telles que le graphite et les nanotubes de carbone.
Mais les plaquettes fabriquées à partir de matériaux semiconducteurs composites sont également fragiles et coûteuses — « seulement si vous n'avez pas à tenir compte des coûts », déclare Ali Javey, professeur agrégé de génie électrique et sciences informatiques à l'Université de Californie à Berkeley. Par exemple, les semi-conducteurs composites sont commercialisés pour des puces coûteuses destinées aux communications militaires.
Les chercheurs estiment qu'ils peuvent surmonter cette vulnérabilité et ce prix élevé en fabriquant simplement des transistors à semi-conducteurs composites sur une tranche de silicium support, une méthode compatible avec les installations de fabrication de puces existantes.
Cependant, les semi-conducteurs composés ne peuvent pas être cultivés sur des surfaces en silicium, et le désalignement entre les structures cristallines des deux matériaux rend cette opération particulièrement difficile à réaliser correctement. Toutefois, le groupe de recherche de Berkeley a montré qu'il est possible de cultiver des transistors en semi-conducteurs composés sur une autre surface, puis de les transférer sur des plaquettes de silicium. « C'est une approche plausible, mais la difficulté pratique réside dans le fait que les semi-conducteurs composés sont difficiles à cultiver », a déclaré Jesús del Alamo, professeur de génie électrique et d'informatique au MIT, qui n'a pas participé aux travaux de recherche de Wei.
La technique mise au point par les chercheurs de Berkeley utilise l'arséniure d'indium. Ils ont fait croître ce matériau sur une plaquette d'antimoniure de gallium protégée par une couche supérieure protectrice en antimonure d'aluminium-gallium. Cette plaquette permet de fabriquer des films minces cristallins d'arséniure d'indium de haute qualité, et la couche protectrice est ensuite gravée chimiquement pour obtenir des bandes d'arséniure d'indium à l'échelle nanométrique. Les chercheurs ont prélevé ces nano-rubans à l'aide d'un tampon en caoutchouc et les ont déposés sur une plaquette de silicium, qui fournira un support structurel à l'arséniure d'indium. Le matériau est recouvert d'oxyde de silicium, qui agit comme isolant pour le transistor. Pour achever le transistor, il convient de placer les grilles métalliques à une hauteur suffisante afin que le courant puisse circuler à l'intérieur et à l'extérieur du dispositif.
L'équipe de Garvey a décrit la performance des transistors à l'arséniure d'indium fabriqués de cette manière dans un article publié la semaine dernière dans la revue en ligne Nature. Ces transistors, d'environ 500 nanomètres de long, fonctionnent comme des transistors à semi-conducteurs composés, qui sont fabriqués selon des techniques plus sophistiquées, a déclaré Garvey. Les transistors à l'arséniure d'indium développés par le groupe de recherche de Berkeley sont beaucoup plus rapides que les transistors au silicium tout en consommant moins d'énergie : ils nécessitent seulement 0,5 volt contre 3,3 volts pour le silicium. De plus, leur transconductance (capacité à s'adapter aux variations de tension) est huit fois supérieure à celle des transistors au silicium de taille comparable. « Compte tenu de la façon dont ces dispositifs sont fabriqués, cette performance est très bonne », a déclaré Dmitri Antoniadis, professeur de génie électrique au MIT.
Garvey souligne que ce procédé est utilisé pour fabriquer des transistors en arsenure d'indium, et un procédé similaire est employé pour produire un type de puce appelée électronique « silicium sur isolant (SOI) », qui nécessite de superposer une tranche de silicium sur une autre. Ce procédé ne peut être réalisé que sur la tranche du matériau lui-même. Pour cette raison, il les a baptisés Insulating X (XOI : tout matériau sur isolant).
L'appareil isolant X fabriqué selon ce procédé, qui est réalisé au niveau de la tranche, est plus complexe que le SOI, car il nécessite l'intégration de plusieurs types de matériaux différents, et les tranches utilisées pour sa fabrication existent en différentes tailles, a déclaré Michael Mayberry, directeur de la recherche et du développement en composants chez Intel. « Il existe de nombreuses configurations, ce qui signifie que ce procédé peut mal se dérouler », a-t-il ajouté. Depuis trois ans, Intel travaille sur des méthodes permettant de croître des semi-conducteurs composites directement sur des tranches de silicium, en interposant une couche tampon entre elles. Jusqu'à présent, ils ont dû utiliser des couches tampons très épaisses, ce qui affectait les performances du transistor ; toutefois, Mayberry a indiqué qu'ils avaient démontré que cette méthode fonctionnait.
Selon Mayberry, l'importance du travail de Garvey réside dans le fait qu'il démontre que les transistors à base d'arséniure d'indium fonctionnent bien, et c'est précisément ainsi qu'ils se comportent lorsqu'ils sont réduits à une taille nanométrique. « Nous ne savons pas avec quelle efficacité ces dispositifs fonctionneront », a-t-il déclaré, et les théoriciens émettent des hypothèses, mais à l'échelle nanométrique, des effets quantiques inattendus peuvent survenir.
Garvey prévoit de fabriquer des transistors plus petits pour voir s'ils peuvent conserver leurs performances. MIT Del Alamo et Antoniadis tentent également de déterminer le facteur d'échelle ultime pour les transistors à semi-conducteurs composites, et le duo a déjà réalisé des transistors de 30 nanomètres de long. « Parfait, et à une échelle minuscule », a déclaré Antoniadis.